AMD的EPYC霄龙处理器的代号全部都是源自意大利的城市，第一代Naples那不勒斯，刚发布的代号是Rome罗马，接下来第三代叫作Milan米兰，则较Genoa热那亚，每一代EPYC都对应每代Zen架构，也就是说接下来的第三EPYC会用7nm+工艺的Zen 3架构，更有趣的是，这处理器里面将会有15颗芯片。

根据wccftech的消息，AMD的EPYC Milan处理器内部最多会有15颗芯片，当中必然有一个是I/O核心，那么剩下14个全部都是计算核心?这并不可能，因为现在8通道DDR4内存的带宽只足够10个CCD核心也就是80核使用，那么剩下的4个是啥?很大概率是HBM内存，当然也有可能是8个CCD核心加6颗HBM的组合，那么EPYC Milan就存在8+6+1和10+4+1(I/O + CCD + HBM)这两种组合的可能性。

与DDR4内存相比，HBM内存有着更高的带宽与更低的延迟，而EPYC Milan内的HBM内存可能会充当DDR4内存与CPU内部L3缓存之间的中间层缓存，当它是CPU片外的L4缓存也可以，它的存在可以消除DDR4内存的带宽瓶颈，由于HBM内存的高带宽，CCD与I/O芯片之间的通信通道反而有可能成为瓶颈，不过相信AMD在新架构设计上就会考虑到这问题。

不过之前有说法EPYC Milan依然是8+1的配置，那么可能AMD会出带HBM和不带的版本?

特别提醒：本网内容转载自其他媒体，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。